开放能力
开发平台
行业应用
生态合作
开发与教学
资讯 社区 控制台
技术能力
语音技术
文字识别
人脸与人体
图像技术
语言与知识
视频技术
AR与VR
数据智能
场景方案
部署方案
行业应用
智能教育
智能医疗
智能零售
智能工业
企业服务
智能政务
信息服务
智能园区

FZ5D硬件说明

1、FZ5D简介
2、SoC介绍
    2.1、SoC特性
    2.2、SoC_BANK
3、硬件资源介绍
    3.1、计算卡硬件资源
    3.2、启动模式选择
    3.3、DDR4
    3.4、SPI_Flash
    3.5、eMMC
    3.6、EEPROM
    3.7、以太网
    3.8、USB_PHY&HUB
    3.9、多路可编程时钟发生器
    3.10、外部看门狗与复位
    3.11、TF卡接口
    3.12、RS232接口
    3.13、CAN接口
    3.14、RS485接口
    3.15、Debug接口
    3.16、JTAG接口
    3.17、HDMI输入接口
    3.18、MIPI-CSI接口
    3.19、IO扩展接口
    3.20、电源输入接口
    3.21、RTC电池接口
    3.22、风扇接口
    3.23、按键LED
4、机械参数
附录一:售后服务与技术支持


1、FZ5D简介

百度大脑EdgeBoard AI 计算盒/计算卡系百度与米尔联合推出的一款高性能,高可靠性的AI计算盒/计算卡。该产品基于XILINX Zynq UltraScale+ MPSoC 系列 FPGA可伸缩计算架构,可支持二次开发,支持高精度模型/多模型部署,同时搭载百度大脑PaddlePaddle(飞浆)框架,能无缝衔接百度大脑AI开放能力与工具平台,并且采用宽温设计,整体式无风扇被动散热,可适应工业场景的恶劣环境,是批量化AI项目落地的卓越选择。

计算卡:

计算盒:

2、SoC介绍

2.1、SoC特性

FZ5D主CPU采用的XCZU5EV属于Zynq UltraScale + MPSoC系列SoC,集成了ARM四核Cortex-A53(PS),双核Cortex-R5(PS),Mali-400 MP2 图形处理单元和Kintex Ultrascale + FPGA(PL)。四核Cortex-A53具有强大的计算能力,双核Cortex-R5可用于实时处理应用,Mali-400 MP2可用于加速图形处理,VCU可用于硬件视频编解码加速应用,而FPGA具有完全可编程性。配合丰富都常用接口以及可扩展接口,可适应各种应用场景。

MYS-ZU5EV-32E4D-EDGE采用Xilinx XCZU5EV-SFVC784器件,速度等级为-2。 XCZU5EV-2SFVC784I支持1.5GHz(最大-2)的APU速度,600MHz(最大-2)的RPU速度,667MHz(最大-2)的GPU速度,以及高达2400Mbps的DDR4速度。

XCZU5EV-2SFVC784I器件具有以下资源:

PS系统部分的主要参数如下:

PS MYC-XCZU5EV
处理核心 四核ARM Cortex-A53 多核处理器 高达1.5GHz
最高时钟频率 1.5Ghz
APU L1 Cache 32KB I / D 每个核心, L2 Cache 1MB.
RPU L1 Cache 32KB I / D 每个核心.
片内缓存 256KB
片外接口 支持LPDDR4,DDR4,DDR3, DDR3L LPDDR3 with ECC
外部静态存储 2x Quad-SPI,NAND
DMA通道 8(其中4个PL专用)
高速接口 PCIe® Gen2 x4, 2x USB3.0, SATA 3.1, DisplayPort, 4x Tri-mode Gigabit Ethernet.
通用接口 2xUSB 2.0, 2x SD/SDIO, 2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO

PL 逻辑部分的主要参数如下:

PL MYC-XCZU5EV
逻辑核心 Xilinx Kintex Ultrascale+®FPGA
可编程逻辑单元 256K
Look-Up Tables 117K
触发器 234K
Block RAM Distributed RAM 5.1Mb / Block RAM 18.0Mb
DSP slice 1248
AMS-System Monitor 1

2.2、SoC_BANK

  • BANK 0 :温度传感器, XADC , 其他配置信号
  • BANK 24:PL 高密度 BANK, 24Pin (12对差分信号)
  • BANK 25:PL 高密度 BANK, 24Pin (12对差分信号)
  • BANK 26:PL 高密度 BANK, 24Pin (12对差分信号)
  • BANK 44:PL 高密度 BANK, 24Pin (12对差分信号)
  • BANK 64:PL 高性能 BANK, 52Pin (26对差分信号)
  • BANK 65:PL高性能 BANK, 52Pin (26对差分信号)
  • BANK 66:PL高性能 BANK, 52Pin (26对差分信号)
  • BANK 500: PS side, MIO[00:25] 26pin,复用管脚
  • BANK 501: PS side, MIO[26:51] 26pin,复用管脚
  • BANK 502: PS side, MIO[52:77] 26pin,复用管脚
  • BANK 503: PS处理器侧, 包含PS配置引脚, JTAG以及启动配置引脚,复位信号灯。
  • BANK 504: PS side, 内存接口BANK
  • BANK 505: PS side, 高速Serdes BANK
  • BANK 224: PL side, 高速Serdes BANK

3、硬件资源介绍

3.1、计算卡硬件资源

计算卡结构框图

硬件资源

芯片和存储
MPSoC Xilinx XCZU5EV-SFVC784
DDR4 8GB,64bit 2400Mbps
eMMC 32GB
QSPI 32MB
EEPROM 32KB
MicroSD card 最大支持128GB

外设接口

外设接口及资源

外设接口对应的标号如下:

Num Description
J16 电源输入(建议不低于12V/3A)
J13 Micro USB转uart接口
J4 TF卡接口(PS端)
J12 标准RS232接口
J14 CAN接口
J11 标准RS485接口
J6 Mini Displayport输出接口(PS端)
J9,J10 4xUSB3.0 接口(PS端)
J22 HDMI输入接口
J17 千兆RJ45以太网接口(PS端)
J15 100PIN IO扩展接口
J10 MIPI-CSI 输入接口(PL端)
J2 风扇接口
J1 JTAG接口
J19 3V电池接口
J20 1.5V电池插座

3.2、启动模式选择

计算卡提供四种启动方式供选择,分别是JTAG,SD1,eMMC和Quad-SPI启动,可通过拨码开关SW1进行设置。

Name PS_MODE0 PS_MODE1 PS_MODE2 PS_MODE3
SW1 1 2 3 4
JTAG ON ON ON ON
QSPI ON OFF ON ON
SD1 OFF ON OFF ON

注:ON=0,OFF=1。

3.3、DDR4

计算卡采用四片Micron公司的(MT40A1G16RC-062E IT:B) DDR4 内存芯片,64位接口,共计8GB容量。DDR4存储器连接到SoC的PS DDR控制器的物理端口上,IO电压为1.2V,支持的最高速度达2400MT/s。

Zynq name Net Ball
PS_DDR_A0_504 DDR4_A0 W28
PS_DDR_A10_504 DDR4_A10 AA25
PS_DDR_A11_504 DDR4_A11 AA26
PS_DDR_A12_504 DDR4_A12 AB25
PS_DDR_A13_504 DDR4_A13 AB26
PS_DDR_A14_504 DDR4_A14 AB24
PS_DDR_A15_504 DDR4_A15 AC24
PS_DDR_A16_504 DDR4_A16 AC23
PS_DDR_A17_504 DDR4_A17 AC22
PS_DDR_A1_504 DDR4_A1 Y28
PS_DDR_A2_504 DDR4_A2 AB28
PS_DDR_A3_504 DDR4_A3 AA28
PS_DDR_A4_504 DDR4_A4 Y27
PS_DDR_A5_504 DDR4_A5 AA27
PS_DDR_A6_504 DDR4_A6 Y22
PS_DDR_A7_504 DDR4_A7 AA23
PS_DDR_A8_504 DDR4_A8 AA22
PS_DDR_A9_504 DDR4_A9 AB23
PS_DDR_ACT_N_504 DDR4_ACT_N Y23
PS_DDR_ALERT_N_504 DDR4_ALERT_N U25
PS_DDR_BA0_504 DDR4_BA0 V23
PS_DDR_BA1_504 DDR4_BA1 W22
PS_DDR_BG0_504 DDR4_BG0 W24
PS_DDR_BG1_504 DDR4_BG1 V22
PS_DDR_CK0_504 DDR4_CK0 W25
PS_DDR_CKE0_504 DDR4_CKE0 V28
PS_DDR_CK_N0_504 DDR4_CK_N0 W26
PS_DDR_CS_N0_504 DDR4_CS_N0 W27
PS_DDR_DM0_504 DDR4_DM0 AG20
PS_DDR_DM1_504 DDR4_DM1 AE23
PS_DDR_DM2_504 DDR4_DM2 AE25
PS_DDR_DM3_504 DDR4_DM3 AE28
PS_DDR_DM4_504 DDR4_DM4 R23
PS_DDR_DM5_504 DDR4_DM5 H23
PS_DDR_DM6_504 DDR4_DM6 L27
PS_DDR_DM7_504 DDR4_DM7 H26
PS_DDR_DQ0_504 DDR4_DQ0 AD21
PS_DDR_DQ10_504 DDR4_DQ10 AE22
PS_DDR_DQ11_504 DDR4_DQ11 AD22
PS_DDR_DQ12_504 DDR4_DQ12 AH23
PS_DDR_DQ13_504 DDR4_DQ13 AH24
PS_DDR_DQ14_504 DDR4_DQ14 AE24
PS_DDR_DQ15_504 DDR4_DQ15 AG24
PS_DDR_DQ16_504 DDR4_DQ16 AC26
PS_DDR_DQ17_504 DDR4_DQ17 AD26
PS_DDR_DQ18_504 DDR4_DQ18 AD25
PS_DDR_DQ19_504 DDR4_DQ19 AD24
PS_DDR_DQ1_504 DDR4_DQ1 AE20
PS_DDR_DQ20_504 DDR4_DQ20 AG26
PS_DDR_DQ21_504 DDR4_DQ21 AH25
PS_DDR_DQ22_504 DDR4_DQ22 AH26
PS_DDR_DQ23_504 DDR4_DQ23 AG25
PS_DDR_DQ24_504 DDR4_DQ24 AH27
PS_DDR_DQ25_504 DDR4_DQ25 AH28
PS_DDR_DQ26_504 DDR4_DQ26 AF28
PS_DDR_DQ27_504 DDR4_DQ27 AG28
PS_DDR_DQ28_504 DDR4_DQ28 AC27
PS_DDR_DQ29_504 DDR4_DQ29 AD27
PS_DDR_DQ2_504 DDR4_DQ2 AD20
PS_DDR_DQ30_504 DDR4_DQ30 AD28
PS_DDR_DQ31_504 DDR4_DQ31 AC28
PS_DDR_DQ32_504 DDR4_DQ32 T22
PS_DDR_DQ33_504 DDR4_DQ33 R22
PS_DDR_DQ34_504 DDR4_DQ34 P22
PS_DDR_DQ35_504 DDR4_DQ35 N22
PS_DDR_DQ36_504 DDR4_DQ36 T23
PS_DDR_DQ37_504 DDR4_DQ37 P24
PS_DDR_DQ38_504 DDR4_DQ38 R24
PS_DDR_DQ39_504 DDR4_DQ39 N24
PS_DDR_DQ3_504 DDR4_DQ3 AF20
PS_DDR_DQ40_504 DDR4_DQ40 H24
PS_DDR_DQ41_504 DDR4_DQ41 J24
PS_DDR_DQ42_504 DDR4_DQ42 M24
PS_DDR_DQ43_504 DDR4_DQ43 K24
PS_DDR_DQ44_504 DDR4_DQ44 J22
PS_DDR_DQ45_504 DDR4_DQ45 H22
PS_DDR_DQ46_504 DDR4_DQ46 K22
PS_DDR_DQ47_504 DDR4_DQ47 L22
PS_DDR_DQ48_504 DDR4_DQ48 M25
PS_DDR_DQ49_504 DDR4_DQ49 M26
PS_DDR_DQ4_504 DDR4_DQ4 AH21
PS_DDR_DQ50_504 DDR4_DQ50 L25
PS_DDR_DQ51_504 DDR4_DQ51 L26
PS_DDR_DQ52_504 DDR4_DQ52 K28
PS_DDR_DQ53_504 DDR4_DQ53 L28
PS_DDR_DQ54_504 DDR4_DQ54 M28
PS_DDR_DQ55_504 DDR4_DQ55 N28
PS_DDR_DQ56_504 DDR4_DQ56 J28
PS_DDR_DQ57_504 DDR4_DQ57 K27
PS_DDR_DQ58_504 DDR4_DQ58 H28
PS_DDR_DQ59_504 DDR4_DQ59 H27
PS_DDR_DQ5_504 DDR4_DQ5 AH20
PS_DDR_DQ60_504 DDR4_DQ60 G26
PS_DDR_DQ61_504 DDR4_DQ61 G25
PS_DDR_DQ62_504 DDR4_DQ62 K25
PS_DDR_DQ63_504 DDR4_DQ63 J25
PS_DDR_DQ6_504 DDR4_DQ6 AH19
PS_DDR_DQ7_504 DDR4_DQ7 AG19
PS_DDR_DQ8_504 DDR4_DQ8 AF22
PS_DDR_DQ9_504 DDR4_DQ9 AH22
PS_DDR_DQS_N0_504 DDR4_DQS_N0 AG21
PS_DDR_DQS_N1_504 DDR4_DQS_N1 AG23
PS_DDR_DQS_N2_504 DDR4_DQS_N2 AF26
PS_DDR_DQS_N3_504 DDR4_DQS_N3 AF27
PS_DDR_DQS_N4_504 DDR4_DQS_N4 M23
PS_DDR_DQS_N5_504 DDR4_DQS_N5 K23
PS_DDR_DQS_N6_504 DDR4_DQS_N6 N27
PS_DDR_DQS_N7_504 DDR4_DQS_N7 J27
PS_DDR_DQS_P0_504 DDR4_DQS_P0 AF21
PS_DDR_DQS_P1_504 DDR4_DQS_P1 AF23
PS_DDR_DQS_P2_504 DDR4_DQS_P2 AF25
PS_DDR_DQS_P3_504 DDR4_DQS_P3 AE27
PS_DDR_DQS_P4_504 DDR4_DQS_P4 N23
PS_DDR_DQS_P5_504 DDR4_DQS_P5 L23
PS_DDR_DQS_P6_504 DDR4_DQS_P6 N26
PS_DDR_DQS_P7_504 DDR4_DQS_P7 J26
PS_DDR_ODT0_504 DDR4_ODT0 U28
PS_DDR_PARITY_504 DDR4_PARITY V24
PS_DDR_RAM_RST_N_504 DDR4_RAM_RST_N U23
PS_DDR_ZQ_504 DDR4_ZQ U24

3.4、SPI_Flash

计算卡带有1片Quad-SPI Flash(MT25QL512ABB8E12-0SIT),连接到CPU的QSPI0接口BANK500的PS_MIO0~PSMIO5引脚:

Zynq name Net Ball
PS_MIO0 QSPI_LOWER_SCK AG15
PS_MIO1 QSPI_LOWER_D1 AG16
PS_MIO2 QSPI_LOWER_D2 AF15
PS_MIO3 QSPI_LOWER_D3 AH15
PS_MIO4 QSPI_LOWER_D0 AH16
PS_MIO5 QSPI_LOWER_CS AD16

可以用于引导SoC,初始化PS并配置PL单元。

3.5、eMMC

板载镁光32GB eMMC -- MTFC32GAPALBH-IT,8位接口,连接到了CPU的SDIO1-- BANK500的PS_MIO13~PS_MIO23引脚:

Zynq name Net Ball
PS_MIO13 SD0_D0 AH18
PS_MIO14 SD0_D1 AG18
PS_MIO15 SD0_D2 AE18
PS_MIO16 SD0_D3 AF18
PS_MIO17 SD0_D4 AC18
PS_MIO18 SD0_D5 AC19
PS_MIO19 SD0_D6 AE19
PS_MIO20 SD0_D7 AD19
PS_MIO21 SD0_CMD AC21
PS_MIO22 SD0_CLK AB20
PS_MIO23 SD0_RST_N AB18

3.6、EEPROM

板载32KB eeprom -- CAT24C256WI-GT3,,连接到了I2C1总线上, 用于存储系统数据,如网卡mac地址,产品序列号等。

Zynq name Net Ball
PS_MIO24 I2C1_SCL AB19
PS_MIO25 I2C1_SDA AB21

3.7、以太网

Zynq UltraScale+的PS单元包含一路千兆以太网MAC硬件控制器,外部需接有以太网物理层传输芯片,计算卡采用AR8035-AL1B-R作为PHY,利用PS端RGMII接口接出一路千兆以太网口。其中PHY的IIC地址为0x4。

AR8035-AL1B-R接到了CPU的ETH0—BANK501的PS_MIO64 ~ PS_MIO77引脚。

Zynq name Net Ball
PS_MIO64 RGMII_TX_CLK E19
PS_MIO65 RGMII_TXD0 A18
PS_MIO66 RGMII_TXD1 G19
PS_MIO67 RGMII_TXD2 B18
PS_MIO68 RGMII_TXD3 C18
PS_MIO69 RGMII_TX_EN D19
PS_MIO70 RGMII_RX_CLK C19
PS_MIO71 RGMII_RXD0 B19
PS_MIO72 RGMII_RXD1 G20
PS_MIO73 RGMII_RXD2 G21
PS_MIO74 RGMII_RXD3 D20
PS_MIO75 RGMII_RX_DV A19
PS_MIO76 MDC B20
PS_MIO77 MDIO F20

3.8、USB_PHY&HUB

SoC通过PS端的USB控制器与一片SMSC公司的USB PHY芯片USB3320C连接构成一个USB 2.0端口并和PS端GTR1(USB3.0)合并作为USB Host,再通过USB5744 USB3.0 hub扩展出4个USB3.0端口。

USB3320C连接到了CPU的USB0—BANK501的PS_MIO52~PS_MIO63引脚。

Zynq name Net Ball
PS_MIO52 USB0_CLK G18
PS_MIO53 USB0_DIR D16
PS_MIO54 USB0_D2 F17
PS_MIO55 USB0_NXT B16
PS_MIO56 USB0_D0 C16
PS_MIO57 USB0_D1 A16
PS_MIO58 USB0_STP F18
PS_MIO59 USB0_D3 E17
PS_MIO60 USB0_D4 C17
PS_MIO61 USB0_D5 D17
PS_MIO62 USB0_D6 A17
PS_MIO63 USB0_D7 E18

3.9、多路可编程时钟发生器

FZ5C具有可编程的IDT Si5332BD11025-GM2 I2C可编程始终发生器,该时钟IC通过外部的26 MHz晶振经过倍频分频等处理为整个系统生成必要的时钟。原理图如下:

3.10、外部看门狗与复位

本开发平台使用外部看门狗芯片CAT823TTDI-GT3,该芯片的喂狗引脚连接到了CPU的PS_MIO38引脚,并通过PS_MIO33设置看门狗的开关,看门狗默认为关闭,MIO33设置为高为打开看门狗功能。

CAT823TTDI-GT3同时具有监控电压复位系统的功能,当电源电压达到门限电压后,复位自动拉高启动系统。复位信号连接到ZU5EV上,可直接复位主芯片以及QSPI芯片等。

3.11、TF卡接口

1路TF卡接口,用于启动或者存储,连接器位号为J4。

Zynq name Net Ball
PS_MIO45 SD1_CD K20
PS_MIO46 SD1_D0 L20
PS_MIO47 SD1_D1 H21
PS_MIO48 SD1_D2 J21
PS_MIO49 SD1_D3 M18
PS_MIO50 SD1_CMD M19
PS_MIO51 SD1_CLK L21

3.12、RS232接口

1路标准RS232接口,用于外部通信,外部接口为J12,内部连接PL的BANK44,系统内部的映射端口为/dev/ttyS2,硬件引脚配置如下。

Zynq name Net Ball
IO_L8N_HDGC_44 PL_UART_TX AB14
IO_L1P_AD15P_44 PL_UART_RX AE15

3.13、CAN接口

1路CAN接口,用于外部通信,外部接口为J14,内部连接PS端BANK501,引脚配置如下。

Zynq name Net Ball
PS_MIO28 CAN1_TX K15
PS_MIO29 CAN1_RX G16

3.14、RS485接口

1路标准RS485接口,用于外部通信,外部接口为J11,内部连接PS端BANK500,系统内部的映射端口为/dev/ttyPS2,系统引脚配置如下。

Zynq name Net Ball
PS_MIO8 UART1_TX AF17
PS_MIO9 UART1_RX AC16
PS_MIO12 RS485_OE AC17

3.15、Debug接口

1路MicroUSB to UART接口,用于调试计算卡,外部接口为J13,内部连接PS端BANK501。

Zynq name Net Ball
PS_MIO26 UART0_RX L15
PS_MIO27 UART0_TX J15

3.16、JTAG接口

1路6 Pin 2.54mm间距插针的JTAG,可对PS和PL单元进行调试,端口为J1,在PCB的背面有标注对应的管脚信号名称。管脚定义如下表。

NUM NET
1 VREF_3.3V
2 TDI
3 TDO
4 TCK
5 TMS
6 GND

3.17、HDMI输入接口

1路HDMI输入接口,控制芯片为ADV7619,连接到PL端,支持最高输入分辨率为4K/30fps。详情请参考原理图,连接器位号为J22。

3.18、MIPI-CSI接口

本计算卡在PL端留有MIPI-CSI接口,MIPI信号直接通过PL端的IO,进入FPGA内部进行解码处理。详细IO细节请参考底板原理图以及PINMAP。接口为J4。

3.19、IO扩展接口

本计算卡通过1个2x50PIN的1.27排针进行IO扩展,其中包含12V,5V,3.3V,1.8V等电源输出,其中包含5个PSMIO,69个 PL端IO等信号。接口为J15。详细连接器IO细节请参考与FZ5C_PINMAP表格,部分适用的连接器规格以及规格书请参考光盘资料。

3.20、电源输入接口

本计算卡的电源输入接口,默认为12V输入,过流保护为8A,建议使用12V/3A的电源输入,接口为J16。

3.21、RTC电池接口

FZ5留有板载可充电电池,型号为MS621T(3V,位置J21),也可使用普通非充电3V(端子为1.27mm位置J19)或者1.5V的(AG3/LR41位置J20)型号电池。

3.22、风扇接口

本开发平台留有风扇接口,默认为12V供电,可以通过PL端IO探测风扇转速,接口为J2,风扇功能的相关线路如下:

3.23、按键LED

本开发平台留有2个按键,一个外部按键S2为系统复位按键,用于复位整个系统,一个内部按键S1,用于复位FPGA部分。两个外部LED状态指示,红色为电源指示(上电电源运行正常即亮),绿色为系统运行状态指示(需要软件控制)。

板载LED的相关功能说明如下表:

D1 PS_ERROR_OUT 红色
D2 PS_ERROR_STATUS 红色
D3 PS_DONE 绿色
D46 POWER 红色
RUN 绿色

PS:更详细的引脚配置说明请参考原理图或者FZ5_PINMAP文档。

4、机械参数

计算盒

电气参数:

参数
工作温度 工业级:-40°C ~ +70°C
工作湿度 20%~90%,非冷凝
电源供电 整板:12V/3A
RTC电池 1.5V/3V
PCB板层 14层,沉金工艺,无铅
机械尺寸 盒子:120 x 100 x 50 mm ;挂架:135 x 75 mm;安装孔:M3螺丝,最大6mm外径

计算卡

电气参数:

参数
工作温度 工业级:-40°C ~ +70°C
工作湿度 20%~90%,非冷凝
电源供电 整板:12V/3A
RTC电池 1.5V/3V
PCB板层 14层,沉金工艺,无铅
机械尺寸 PCB:107 x 96 mm;风扇:60 mm x 52 mm;PCB安装孔:M3螺丝,最大6mm外径

附录一:售后服务与技术支持

凡是通过米尔科技直接购买或经米尔科技授权的正规代理商处购买的米尔科技全系列产品,均可享受以下权益:

1、6个月免费保修服务周期

2、终身免费技术支持服务

3、终身维修服务

4、免费享有所购买产品配套的软件升级服务

5、免费享有所购买产品配套的软件源代码,以及米尔科技开发的部分软件源代码

6、可直接从米尔科技购买主要芯片样品,简单、方便、快速;免去从代理商处购买时,漫长的等待周期

7、自购买之日起,即成为米尔科技永久客户,享有再次购买米尔科技任何一款软硬件产品的优惠政策

8、OEM/ODM服务

如有以下情况之一,则不享有免费保修服务:

1、超过免费保修服务周期

2、无产品序列号或无产品有效购买单据

3、进液、受潮、发霉或腐蚀

4、受撞击、挤压、摔落、刮伤等非产品本身质量问题引起的故障和损坏

5、擅自改造硬件、错误上电、错误操作造成的故障和损坏

6、由不可抗拒自然因素引起的故障和损坏

产品返修:用户在使用过程中由于产品故障、损坏或其他异常现象,在寄回维修之前,请先致电米尔科技客服部,与工程师进行沟通以确认问题,避免故障判断错误造成不必要的运费损失及周期的耽误。

维修周期:收到返修产品后,我们将即日安排工程师进行检测,我们将在最短的时间内维修或更换并寄回。一般的故障维修周期为3个工作日(自我司收到物品之日起,不计运输过程时间),由于特殊故障导致无法短期内维修的产品,我们会与用户另行沟通并确认维修周期。

维修费用:在免费保修期内的产品,由于产品质量问题引起的故障,不收任何维修费用;不属于免费保修范围内的故障或损坏,在检测确认问题后,我们将与客户沟通并确认维修费用,我们仅收取元器件材料费,不收取维修服务费;超过保修期限的产品,根据实际损坏的程度来确定收取的元器件材料费和维修服务费。

运输费用:产品正常保修时,用户寄回的运费由用户承担,维修后寄回给用户的费用由我司承担。非正常保修产品来回运费均由用户承担。

上一篇
FZ5C硬件说明
下一篇
FZ9D硬件说明