FZ3B的特点是体积小并扩展了丰富的外设。主芯片采用Xilinx公司的Zynq UltraScale+ MPSoCs EG系列的芯片，型号为XAZU3EG-1SFVC784I。PS端挂载了4片DDR4（4GB，64bit），1片8GB eMMC FLASH存储芯片和1片256Mb的QSPI FLASH。

外围接口包含2个USB接口（1个USB3.0，1个USB2.0）、1个MINI DP接口、1路千兆以太网接口、1个USB串口、1路PCIE接口、1路TF卡接口、1个44针扩展口、1路MIPI接口，1路BT1120接口和按键LED。

下图为整个开发系统的结构示意图：

二、ZYNQ芯片

XAZU3EG-1SFVC784I芯片的PS系统PS系统集成了4个ARM Cortex™-A53处理器，速度高达1.2Ghz，支持2级Cache; 另外还包含2个Cortex-R5处理器，速度高达500Mhz。

XAZU3EG支持32位或者64位的DDR4，LPDDR4，DDR3,DDR3L, LPDDR3存储芯片，在PS端带有丰富的高速接口如PCIE Gen2, USB3.0, SATA 3.1, DisplayPort；同时另外也支持USB2.0，千兆以太网，SD/SDIO，I2C，CAN，UART，GPIO等接口。PL端内部含有丰富的可编程逻辑单元，DSP和内部RAM。XAZU3EG芯片的总体框图下图所示

图 ZU3EG芯片的总体框图

其中PS系统部分的主要参数如下：

- ARM 四核Cortex™-A53处理器，速度高达1.2GHz，每个CPU 32KB 1级指令和数据缓存，1MB 2级缓存 2个CPU共享。

- ARM 双核Cortex-R5处理器，速度高达500MHz，每个CPU 32KB 1级指令和数据缓存，及128K紧耦合内存。

- 外部存储接口，支持32/64bit DDR4/3/3L、LPDDR4/3接口。

- 静态存储接口，支持NAND, 2xQuad-SPI FLASH。

- 高速连接接口，支持PCIe Gen2 x4, 2xUSB3.0, Sata 3.1, DisplayPort, 4x Tri-mode Gigabit Ethernet。

- 普通连接接口：2xUSB2.0, 2x SD/SDIO, 2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO。

- 电源管理：支持Full/Low/PL/Battery四部分电源的划分。

- 加密算法：支持RSA, AES和SHA。

- 系统监控：10位1Mbps的AD采样，用于温度和电压的检测。

其中PL逻辑部分的主要参数如下：

- 逻辑单元Logic Cells：154K；

- 触发器(flip-flops) : 141K；

- 查找表LUTs : 71K；

- Block RAM：9.4Mb；

- 时钟管理单元（CMTs）: 3

- 乘法器18x25MACCs：360

XAZU3EG-1SFVC784I芯片的速度等级为-1，工业级，封装为SFVC784。

三、DDR4_DRAM

FZ3B板上PS端配有4片Micron(美光）的1GB的DDR4芯片,型号为MT40A512M16LY-062EIT,组成64位数据总线带宽和4GB的容量。PS端的DDR4 SDRAM的最高运行速度可达1200MHz(数据速率2400Mbps)。DDR4 SDRAM的具体配置如下所示。

位号	芯片型号	容量	厂家
U3,U5,U71,U72	MT40A512M16LY-062EIT	512M x 16bit	Micron

表3-1 DDR4 SDRAM配置

PS端的DDR4的硬件连接方式如下图所示:

图3-1 PS端DDR4 DRAM原理图部分

PS端DDR4 SDRAM引脚分配：

信号名称	引脚名	引脚号
PS_DDR4_DQS0_P	PS_DDR_DQS_P0_504	AF21
PS_DDR4_DQS0_N	PS_DDR_DQS_N0_504	AG21
PS_DDR4_DQS1_P	PS_DDR_DQS_P1_504	AF23
PS_DDR4_DQS1_N	PS_DDR_DQS_N1_504	AG23
PS_DDR4_DQS2_P	PS_DDR_DQS_P2_504	AF25
PS_DDR4_DQS2_N	PS_DDR_DQS_N2_504	AF26
PS_DDR4_DQS3_P	PS_DDR_DQS_P3_504	AE27
PS_DDR4_DQS3_N	PS_DDR_DQS_N3_504	AF27
PS_DDR4_DQS4_P	PS_DDR_DQS_P4_504	N23
PS_DDR4_DQS4_N	PS_DDR_DQS_N4_504	M23
PS_DDR4_DQS5_P	PS_DDR_DQS_P5_504	L23
PS_DDR4_DQS5_N	PS_DDR_DQS_N5_504	K23
PS_DDR4_DQS6_P	PS_DDR_DQS_P6_504	N26
PS_DDR4_DQS6_N	PS_DDR_DQS_N6_504	N27
PS_DDR4_DQS7_P	PS_DDR_DQS_P7_504	J26
PS_DDR4_DQS7_N	PS_DDR_DQS_N7_504	J27
PS_DDR4_DQ0	PS_DDR_DQ0_504	AD21
PS_DDR4_DQ1	PS_DDR_DQ1_504	AE20
PS_DDR4_DQ2	PS_DDR_DQ2_504	AD20
PS_DDR4_DQ3	PS_DDR_DQ3_504	AF20
PS_DDR4_DQ4	PS_DDR_DQ4_504	AH21
PS_DDR4_DQ5	PS_DDR_DQ5_504	AH20
PS_DDR4_DQ6	PS_DDR_DQ6_504	AH19
PS_DDR4_DQ7	PS_DDR_DQ7_504	AG19
PS_DDR4_DQ8	PS_DDR_DQ8_504	AF22
PS_DDR4_DQ9	PS_DDR_DQ9_504	AH22
PS_DDR4_DQ10	PS_DDR_DQ10_504	AE22
PS_DDR4_DQ11	PS_DDR_DQ11_504	AD22
PS_DDR4_DQ12	PS_DDR_DQ12_504	AH23
PS_DDR4_DQ13	PS_DDR_DQ13_504	AH24
PS_DDR4_DQ14	PS_DDR_DQ14_504	AE24
PS_DDR4_DQ15	PS_DDR_DQ15_504	AG24
PS_DDR4_DQ16	PS_DDR_DQ16_504	AC26
PS_DDR4_DQ17	PS_DDR_DQ17_504	AD26
PS_DDR4_DQ18	PS_DDR_DQ18_504	AD25
PS_DDR4_DQ19	PS_DDR_DQ19_504	AD24
PS_DDR4_DQ20	PS_DDR_DQ20_504	AG26
PS_DDR4_DQ21	PS_DDR_DQ21_504	AH25
PS_DDR4_DQ22	PS_DDR_DQ22_504	AH26
PS_DDR4_DQ23	PS_DDR_DQ23_504	AG25
PS_DDR4_DQ24	PS_DDR_DQ24_504	AH27
PS_DDR4_DQ25	PS_DDR_DQ25_504	AH28
PS_DDR4_DQ26	PS_DDR_DQ26_504	AF28
PS_DDR4_DQ27	PS_DDR_DQ27_504	AG28
PS_DDR4_DQ28	PS_DDR_DQ28_504	AC27
PS_DDR4_DQ29	PS_DDR_DQ29_504	AD27
PS_DDR4_DQ30	PS_DDR_DQ30_504	AD28
PS_DDR4_DQ31	PS_DDR_DQ31_504	AC28
PS_DDR4_DQ32	PS_DDR_DQ32_504	T22
PS_DDR4_DQ33	PS_DDR_DQ33_504	R22
PS_DDR4_DQ34	PS_DDR_DQ34_504	P22
PS_DDR4_DQ35	PS_DDR_DQ35_504	N22
PS_DDR4_DQ36	PS_DDR_DQ36_504	T23
PS_DDR4_DQ37	PS_DDR_DQ37_504	P24
PS_DDR4_DQ38	PS_DDR_DQ38_504	R24
PS_DDR4_DQ39	PS_DDR_DQ39_504	N24
PS_DDR4_DQ40	PS_DDR_DQ40_504	H24
PS_DDR4_DQ41	PS_DDR_DQ41_504	J24
PS_DDR4_DQ42	PS_DDR_DQ42_504	M24
PS_DDR4_DQ43	PS_DDR_DQ43_504	K24
PS_DDR4_DQ44	PS_DDR_DQ44_504	J22
PS_DDR4_DQ45	PS_DDR_DQ45_504	H22
PS_DDR4_DQ46	PS_DDR_DQ46_504	K22
PS_DDR4_DQ47	PS_DDR_DQ47_504	L22
PS_DDR4_DQ48	PS_DDR_DQ48_504	M25
PS_DDR4_DQ49	PS_DDR_DQ49_504	M26
PS_DDR4_DQ50	PS_DDR_DQ50_504	L25
PS_DDR4_DQ51	PS_DDR_DQ51_504	L26
PS_DDR4_DQ52	PS_DDR_DQ52_504	K28
PS_DDR4_DQ53	PS_DDR_DQ53_504	L28
PS_DDR4_DQ54	PS_DDR_DQ54_504	M28
PS_DDR4_DQ55	PS_DDR_DQ55_504	N28
PS_DDR4_DQ56	PS_DDR_DQ56_504	J28
PS_DDR4_DQ57	PS_DDR_DQ57_504	K27
PS_DDR4_DQ58	PS_DDR_DQ58_504	H28
PS_DDR4_DQ59	PS_DDR_DQ59_504	H27
PS_DDR4_DQ60	PS_DDR_DQ60_504	G26
PS_DDR4_DQ61	PS_DDR_DQ61_504	G25
PS_DDR4_DQ62	PS_DDR_DQ62_504	K25
PS_DDR4_DQ63	PS_DDR_DQ63_504	J25
PS_DDR4_DM0	PS_DDR_DM0_504	AG20
PS_DDR4_DM1	PS_DDR_DM1_504	AE23
PS_DDR4_DM2	PS_DDR_DM2_504	AE25
PS_DDR4_DM3	PS_DDR_DM3_504	AE28
PS_DDR4_DM4	PS_DDR_DM4_504	R23
PS_DDR4_DM5	PS_DDR_DM5_504	H23
PS_DDR4_DM6	PS_DDR_DM6_504	L27
PS_DDR4_DM7	PS_DDR_DM7_504	H26
PS_DDR4_A0	PS_DDR_A0_504	W28
PS_DDR4_A1	PS_DDR_A1_504	Y28
PS_DDR4_A2	PS_DDR_A2_504	AB28
PS_DDR4_A3	PS_DDR_A3_504	AA28
PS_DDR4_A4	PS_DDR_A4_504	Y27
PS_DDR4_A5	PS_DDR_A5_504	AA27
PS_DDR4_A6	PS_DDR_A6_504	Y22
PS_DDR4_A7	PS_DDR_A7_504	AA23
PS_DDR4_A8	PS_DDR_A8_504	AA22
PS_DDR4_A9	PS_DDR_A9_504	AB23
PS_DDR4_A10	PS_DDR_A10_504	AA25
PS_DDR4_A11	PS_DDR_A11_504	AA26
PS_DDR4_A12	PS_DDR_A12_504	AB25
PS_DDR4_A13	PS_DDR_A13_504	AB26
PS_DDR4_WE_B	PS_DDR_A14_504	AB24
PS_DDR4_CAS_B	PS_DDR_A15_504	AC24
PS_DDR4_RAS_B	PS_DDR_A16_504	AC23
PS_DDR4_ACT_B	PS_DDR_ACT_N_504	Y23
PS_DDR4_ALERT_B	PS_DDR_ALERT_N_504	U25
PS_DDR4_BA0	PS_DDR_BA0_504	V23
PS_DDR4_BA1	PS_DDR_BA1_504	W22
PS_DDR4_BG0	PS_DDR_BG0_504	W24
PS_DDR4_CS0_B	PS_DDR_CS_N0_504	W27
PS_DDR4_ODT0	PS_DDR_ODT0_504	U28
PS_DDR4_PARITY	PS_DDR_PARITY_504	V24
PS_DDR4_RESET_B	PS_DDR_RST_N_504	U23
PS_DDR4_CLK0_P	PS_DDR_CK0_P_504	W25
PS_DDR4_CLK0_N	PS_DDR_CK0_N_504	W26
PS_DDR4_CKE0	PS_DDR_CKE0_504	V28

四、QSPI_Flash

FZ3B配有1片256MBit大小的Quad-SPI FLASH芯片，型号为MT25QU256ABA1EW9-0SIT。QSPI FLASH连接到ZYNQ芯片的PS部分BANK500的GPIO口上，图4-1为QSPI Flash在原理图中的部分。

图4-1 QSPI Flash连接示意图

配置芯片引脚分配：

信号名称	引脚名	引脚号
MIO0_QSPI0_SCLK	PS_MIO0_500	AG15
MIO1_QSPI0_IO1	PS_MIO1_500	AG16
MIO2_QSPI0_IO2	PS_MIO2_500	AF15
MIO3_QSPI0_IO3	PS_MIO3_500	AH15
MIO4_QSPI0_IO0	PS_MIO4_500	AH16
MIO5_QSPI0_SS_B	PS_MIO5_500	AD16

五、eMMC_Flash

FZ3B配有一片容量为8GB的eMMC FLASH芯片。eMMC FLASH连接到ZYNQ UltraScale+的PS部分BANK500的GPIO口上，图5-1为eMMC Flash在原理图中的部分。

图5-1 eMMC Flash连接示意图

配置芯片引脚分配：

信号名称	引脚名	引脚号
MMC_DAT0	PS_MIO13_500	AH18
MMC_DAT1	PS_MIO14_500	AG18
MMC_DAT2	PS_MIO15_500	AE18
MMC_DAT3	PS_MIO16_500	AF18
MMC_DAT4	PS_MIO17_500	AC18
MMC_DAT5	PS_MIO18_500	AC19
MMC_DAT6	PS_MIO19_500	AE19
MMC_DAT7	PS_MIO20_500	AD19
MMC_CMD	PS_MIO21_500	AC21
MMC_CCLK	PS_MIO22_500	AB20
MMC_RSTN	PS_MIO23_500	AB18

六、EEPROM

FZ3B开发板板载了一片EEPROM，型号为24LC04。EEPROM的I2C信号连接的ZYNQ PS端的MIO口上。图6-1为EEPROM的原理图

图6-1 EEPROM原理图部分

EEPROM引脚分配：

信号名称	引脚名	引脚号
PS_IIC1_SCL	PS_MIO32_501	J16
PS_IIC1_SDA	PS_MIO33_501	L16

七、DP显示接口

FZ3B带有1路MINI型的DisplayPort输出显示接口，用于视频图像的显示，最高支持4K x 2K@30Fps输出。ZU3EG PS MGT的LANE0和LANE1的TX信号以差分信号方式连接到DP连接器。DisplayPort辅助通道连接到PS的MIO管脚上。DP输出接口的示意图如图7-1所示:

7-1 DP接口设计示意图

DisplayPort接口ZYNQ引脚分配如下：

信号名称	ZYNQ引脚名	引脚号	备注
GT0_DP_TX_P	PS_MGTTXP3_505	B23	DP数据低位发送正
GT0_DP_TX_N	PS_MGTTXN3_505	B24	DP数据低位发送负
GT1_DP_TX_P	PS_MGTTXP2_505	C25	DP数据高位发送正
GT1_DP_TX_N	PS_MGTTXN2_505	C26	DP数据高位发送负
505_DP_CLKP	PS_MGTREFCLK2P_505	C21	DP参考时钟正
505_DP_CLKP	PS_MGTREFCLK2N_505	C22	DP参考时钟负
DP_AUX_OUT	PS_MIO27	J15	DP辅助数据输出
DP_AUX_IN	PS_MIO30	F16	DP辅助数据输入
DP_OE	PS_MIO29	G16	DP辅助数据输出使能
DP_HPD	PS_MIO28	K15	DP插入信号检测

八、USB接口

FZ3B板上有2个USB接口（包含一个USB2.0和一个USB3.0），接口为HOST工作模式(Type A)，数据传输速度高达5.0Gb/s。USB2.0通过ULPI接口连接外部的USB PHY芯片和USB2.0 HUB芯片，实现高速的USB3.0和USB2.0的数据通信。

USB连接的示意图如8-1所示：

图8-1 USB接口示意图

USB引脚分配：

信号名称	引脚名	引脚号	备注
USB_SSTXP	PS_MGTTXP2_505	D23	USB3.0数据发送正
USB_SSTXN	PS_MGTTXN2_505	D24	USB3.0数据发送负
USB_SSRXP	PS_MGTRXP2_505	D27	USB3.0数据接收正
USB_SSRXN	PS_MGTRXN2_505	D28	USB3.0数据接收负
505_USB_CLKP	PS_MGTREFCLK2P_505	E21	USB3.0参考时钟正
505_USB_CLKN	PS_MGTREFCLK2N_505	E22	USB3.0参考时钟负
USB_DATA0	PS_MIO56	C16	USB2.0数据Bit0
USB_DATA1	PS_MIO57	A16	USB2.0数据Bit1
USB_DATA2	PS_MIO54	F17	USB2.0数据Bit2
USB_DATA3	PS_MIO59	E17	USB2.0数据Bit3
USB_DATA4	PS_MIO60	C17	USB2.0数据Bit4
USB_DATA5	PS_MIO61	D17	USB2.0数据Bit5
USB_DATA6	PS_MIO62	A17	USB2.0数据Bit6
USB_DATA7	PS_MIO63	E18	USB2.0数据Bit7
USB_STP	PS_MIO58	F18	USB2.0停止信号
USB_DIR	PS_MIO53	D16	USB2.0数据方向信号
USB_CLK	PS_MIO52	G18	USB2.0时钟信号
USB_NXT	PS_MIO55	B16	USB2.0下一数据信号

九、千兆以太网接口

FZ3B上有1路千兆以太网接口，以太网接口是通过GPHY芯片连接的PS的BANK502上。GPHY芯片采用Micrel公司的KSZ9031RNXIC以太网PHY芯片， PHY Address 为 001。图9-1为ZYNQ PS端以太网PHY芯片连接示意图:

　　　　　　　　　　　　　　　图9-1 ZYNQ PS系统与GPHY连接示意图

千兆以太网引脚分配如下：

信号名称	引脚名	引脚号	备注
PHY1_TXCK	PS_MIO64	E19	RGMII 发送时钟
PHY1_TXD0	PS_MIO65	A18	发送数据bit０
PHY1_TXD1	PS_MIO66	G19	发送数据bit1
PHY1_TXD2	PS_MIO67	B18	发送数据bit2
PHY1_TXD3	PS_MIO68	C18	发送数据bit3
PHY1_TXCTL	PS_MIO69	D19	发送使能信号
PHY1_RXCK	PS_MIO70	C19	RGMII接收时钟
PHY1_RXD0	PS_MIO71	B19	接收数据Bit0
PHY1_RXD1	PS_MIO72	G20	接收数据Bit1
PHY1_RXD2	PS_MIO73	G21	接收数据Bit2
PHY1_RXD3	PS_MIO74	D20	接收数据Bit3
PHY1_RXCTL	PS_MIO75	A19	接收数据有效信号
PHY1_MDC	PS_MIO76	B20	MDIO管理时钟
PHY1_MDIO	PS_MIO77	F20	MDIO管理数据

十、USB_Uart接口

FZ3B板上配备了一个Uart转USB接口，用于系统调试。转换芯片采用Silicon Labs CP2102的USB-UAR芯片, USB接口采用MINI USB接口，可以用一根USB线将它连接到上PC的USB口进行核心板的单独供电和串口数据通信。USB Uart电路设计的示意图如下图所示:

图10-1 USB转串口示意图

USB转串口的ZYNQ引脚分配：

信号名称	引脚名	引脚号	备注
PS_UART1_TX	PS_MIO24	AB19	Uart数据输出
PS_UART1_RX	PS_MIO25	AB21	Uart数据输入

十一、SD卡槽

FZ3B板包含了一个Micro SD卡接口，SDIO信号与ZU3EG的PS BANK501的IO信号相连，SD卡连接器的原理图如图11-1所示。

图11-1 SD卡连接示意图

SD卡槽引脚分配

信号名称	引脚名	引脚号	备注
SD_CLK	PS_MIO51	l21	SD时钟信号
SD_CMD	PS_MIO50	M19	SD命令信号
SD_D0	PS_MIO46	L20	SD数据Data0
SD_D1	PS_MIO47	H21	SD数据Data1
SD_D2	PS_MIO48	J21	SD数据Data2
SD_D3	PS_MIO49	M18	SD数据Data3
SD_CD	PS_MIO45	K20	SD卡检测信号

十二、PCIe接口

FZ3B配备了一个PCIe x1的插槽，用于连接PCIe外设，PCIe通信速度高达5Gbps。PCIe信号直接跟ZU3EG的BANK505 PS MGT收发器的LANE0相连接。PCIe x 1设计的示意图如下图12-1所示:

图12-1 PCIe接口设计示意图

PCIe接口ZYNQ引脚分配如下：

信号名称	引脚名	引脚号	备注
PCIE_TXP	PS_MGTTXP0_505	E25	PCIe数据发送正
PCIE_TXN	PS_MGTTXN0_505	E26	PCIe数据发送负
PCIE_RXP	PS_MGTRXP0_505	F27	PCIe数据接收正
PCIE_RXN	PS_MGTRXN0_505	F28	PCIe数据接收负
PCIE_REFCLK_P	PS_MGTREFCLK0P_505	F23	PCIe参考时钟正
PCIE_REFCLK_N	PS_MGTREFCLK0N_505	F24	PCIe参考时钟负

十三、44针扩展口

FZ3B预留了1个2.0mm间距的44针的扩展口，其中包含3.3V电源，RS485总线，CAN总线及36个IO口。CAN接口通过芯片连接到PS的MIO上，36个IO连接连接到ZYNQ芯片BANK44,26的IO上，电平标准为3.3V。扩展口设计的示意图如下图13-1所示:

图13-1 扩展口设计示意图

扩展口PIN管脚号指示图

J12扩展口ZYNQ的引脚分配如下：

J12管脚	信号名称	引脚号	J12管脚	信号名称	引脚号
1	+3.3V	-	2	+3.3V	-
3	GND	-	4	GND	-
5	485_A	-	6	485_B	-
7	CANH	-	8	CANL	-
9	IO_B14_1P	B14	10	IO_A14_1N	A14
11	IO_B15_2P	B15	12	IO_A15_2N	A15
13	IO_C14_3P	C14	14	IO_C13_3N	C13
15	IO_G13_4P	G13	16	IO_F13_4N	F13
17	IO_H14_5P	H14	18	IO_H13_5N	H13
19	IO_L14_6P	L14	20	IO_L13_6N	L13
21	IO_B13_7P	B13	22	IO_A13_7N	A13
23	IO_D15_8P	D15	24	IO_D14_8N	D14
25	IO_E14_9P	E14	26	IO_E13_9N	E13
27	IO_F15_10P	F15	28	IO_E15_10N	E15
29	IO_K14_11P	K14	30	IO_J14_11N	J14
31	IO_W10_12P	W10	32	IO_Y10_12N	Y10
33	IO_Y9_13P	Y9	34	IO_AA8_13N	AA8
35	IO_AB11_14P	AB11	36	IO_AC11_14N	AC11
37	IO_AD11_15P	AD11	38	IO_AD10_15N	AD10
39	IO_AE10_16P	AE10	40	IO_AF10_16N	AF10
41	IO_AF11_17P	AF11	42	IO_AG11_17N	AG11
43	IO_AG10_18P	AG10	44	IO_AH10_18N	AH10

RS485对应的ZYNQ的引脚分配如下：

信号名称	引脚名	引脚号	备注
PL_485_TXD	IO_L6P_25	F12	RS485数据发送
PL_485_RXD	IO_L9N_25	B10	RS485数据接收
PL_485_DE	IO_L10N_25	A12	RS485接收方向选择

CAN对应的ZYNQ的引脚分配如下：

信号名称	引脚名	引脚号	备注
CAN_TX	PS_MIO8	AF17	CAN数据发送
CAN_RX	PS_MIO9	AC16	CAN数据接收

十四、MIPI接口

FZ3B上有1路MIPI接口，用于连接MIPI摄像头。MIPI的差分信号连接到BANK64的HP IO上，电平标准为+1.2V；MIPI的控制信号连接到BANK65上，电平标准为+1.8V；I2C控制信号连接到BANK501上，电平标准为+1.8V。MIPI口设计的示意图如下图14-1所示:

图14-1 MIPI接口连接示意图

MIPI通信引脚分配如下：

PIN	信号名称	ZYNQ引脚名	ZYNQ引脚号	备注
1	MIPI_CSI_DATA3P	IO_L18P_64	AB1	MIPI数据3信号P
2	MIPI_CSI_DATA3N	IO_L18N_64	AC1	MIPI数据3信号N
3	GND	-	-	地
4	MIPI_CSI_DATA2P	IO_L17P_64	AB2	MIPI数据2信号P
5	MIPI_CSI_DATA2N	IO_L17N_64	AC2	MIPI数据2信号N
6	GND	-	-	地
7	MIPI_CSI_DATA1P	IO_L15P_64	AB4	MIPI数据1信号P
8	MIPI_CSI_DATA1N	IO_L15N_64	AB3	MIPI数据1信号N
9	GND	-	-	地
10	MIPI_CSI_DATA0P	IO_L14P_64	AC4	MIPI数据0信号P
11	MIPI_CSI_DATA0N	IO_L14N_64	AC3	MIPI数据0信号N
12	GND	-	-	地
13	MIPI_CSI_CLKP	IO_L13P_64	AD5	MIPI时钟信号P
14	MIPI_CSI_CLKN	IO_L13N_64	AD4	MIPI时钟信号N
15	GND	-	-	地
16	CAM_MCLK	IO_L13P_65	L7	时钟信号
17	GND	-	-	地
18	MIPI_IOVDD_1V8	-	-	+1.8V电源
19	MIPI_IOVDD_1V3	-	-	+1.3V电源
20	PS_IIC0_SCL	PS_MIO34	L17	I2C控制时钟
21	PS_IIC0_SDA	PS_MIO35	H17	I2C控制数据
22	CAM_PWDN#	IO_L1N_65	Y8	Power Down信号
23	CAM_RST#	IO_L2P_65	U9	RESET信号
24	MIPI_AVDD_3V3_2V8	-	-	+2.8V电源
25	MIPI_AVDD_3V3_2V8	-	-	+2.8V电源

十五、BT1120接口

FZ3B上有1个32PIN的BT1120连接器，用于视频传输和通信。BT1120信号连接到BANK24的IO上，电平标准为+3.3V，用户可以当做普通IO使用。另外接口上留有SPI接口和UART接口（电平标准为+3.3V），通过电平转换连接到ZU3EG的MIO。BT1120接口设计的示意图如下图15-1所示:

图15-1 BT1120接口连接示意图

BT1120通信引脚分配如下：

PIN	信号名称	ZYNQ引脚名	ZYNQ引脚号	备注
1	BT1120_DATA0	IO_L9N_24	W13	BT1120数据0
2	BT1120_DATA1	IO_L9P_24	W14	BT1120数据1
3	BT1120_DATA2	IO_L8N_24	AB14	BT1120数据2
4	BT1120_DATA3	IO_L8P_24	AB15	BT1120数据3
5	BT1120_DATA4	IO_L7N_24	AB13	BT1120数据4
6	BT1120_DATA5	IO_L7P_24	AA13	BT1120数据5
7	BT1120_DATA6	IO_L6N_24	AC13	BT1120数据6
8	BT1120_DATA7	IO_L6P_24	AC14	BT1120数据7
9	BT1120_DATA8	IO_L5N_24	AD14	BT1120数据8
10	BT1120_DATA9	IO_L4N_24	AF13	BT1120数据9
11	BT1120_DATA10	IO_L4P_24	AE13	BT1120数据10
12	BT1120_DATA11	IO_L3N_24	AH13	BT1120数据11
13	BT1120_DATA12	IO_L3P_24	AG13	BT1120数据12
14	BT1120_DATA13	IO_L2N_24	AH14	BT1120数据13
15	BT1120_DATA14	IO_L2P_24	AG14	BT1120数据14
16	BT1120_DATA15	IO_L1N_24	AE14	BT1120数据15
17	GND	-	-	地
18	BT1120_CLK	IO_L5P_24	AD15	BT1120时钟
19	GND	-	-	地
20	GPIO_Z	IO_L1P_24	AE15	预留GPIO
21	GPIO_Y	PS_MIO10_500	AD17	UART接收
22	GPIO_X	PS_MIO11_500	AE17	UART发送
23	GND	-	-	地
24	SPI1_SCLK_HS	PS_MIO38_501	H18	SPI时钟
25	SPI1_MOSI_HS	PS_MIO43_501	K19	SPI输出
26	SPI1_MISO_HS	PS_MIO42_501	L18	SPI输入
27	SPI1_CS_HS	PS_MIO41_501	J19	SPI片选
28	GND	-	-	地
29	+12V	-	-	+12V电源
30	+12V	-	-	+12V电源
31	+12V	-	-	+12V电源
32	+12V	-	-	+12V电源

十六、JTAG调试口

在FZ3B板上预留了一个6针的JTAG接口，用于下载ZYNQ UltraScale+程序或者固化程序到FLASH。JTAG的管脚定义如下图所示

图16-1 JTAG接口管脚定义

十七、拨码开关配置

板上有一个4位的拨码开关用来配置ZYNQ系统的启动模式。FZ3B系统支持4种启动模式。这4种启动模式分别是JTAG调试模式, QSPI FLASH, EMMC和SD2.0卡启动模式。ZU3EG芯片上电后会检测（PS_MODE0~3）的电平来决定那种启动模式。用户可以通过拨码开关来选择不同的启动模式。SW1启动模式配置如下表17-1所示。

拨码位置（4，3，2, 1）	MODE[3:0]	启动模式
ON，ON，ON，ON	0000	PS JTAG
ON，ON，OFF ,ON	0010	QSPI FLASH
ON，OFF，ON，OFF	0101	SD卡
ON，OFF，OFF，ON	0110	EMMC

表17-1 SW1启动模式配置

十八、LED灯

FZ3B的板边有1个双色LED指示灯(D5)和板上3个配置LED灯（D2，D3，D4）。双色D5 LED的红色灯为电源指示灯，绿色的为用户指示灯。D5的用户指示灯连接到BANK25的IO上。LED灯硬件连接的示意图如图18-1所示：

图18-1 LED灯硬件连接示意图

EEPROM引脚分配：

信号名称	引脚名	引脚号
PL_LED	IO_L10N_25	A10

十九、系统时钟

板上分别为RTC电路，PS系统, PL逻辑部分提供了参考时钟，其中RTC的时钟为32.768，PS的系统时钟为33.3333Mhz, PL端的时钟是25Mhz。时钟电路设计的示意图如下图19-1所示：

图 19-1时钟源

时钟引脚分配：

信号名称	引脚名	引脚号
PL_REF_CLK	IO_L11P_66	D4

PL_REF_CLK的电平为+1.8V。

二十、风扇接口

风扇为12V供电，可通过FAN_PWM信号调节转速。

风扇引脚分配：

信号名称	引脚名	引脚号
FAN_PWM	IO_L10P_25	B11

二十一、电源

FZ3B的电源输入电压为DC12V，电流2A的适配器。电源接口的方向如下图所示，使用中正负极不要插反，尽量使用我们提供的电源适配器。

图 20-1电源正负指示

二十二、结构尺寸图

图21-1正面图（Top View）