FZ9B硬件介绍
1、FZ9B简介
EdgeBoard FZ9系列计算卡是基于Xilinx Zynq UltraScale+ MPSoCs XCZU9EG芯片的高性能深度学习计算卡，具有高性能、易集成等特点。FZ9计算卡PS端挂载了4片1GB的 DDR4，1片8G的eMMC 存储和2片128Mb的QSPI FLASH。外部接口有2路USB接口（1个USB3.0，1个USB2.0）、1路DisplayPort视频输出接口、1路千兆以太网接口、1个USB UART调试串口、1路TF卡接口、1路MIPI接口，1路BT1120接口、1路预留串口、1路USB&SDIO预留接口。产品结构采用上下主板相结合的设计理念，分为Main-Board和Power-Board，在整板对外接口最大化基础上大大缩小主板的尺寸，方便客户直接将EdgeBoard集成到整机成品中。
EdgeBoard FZ9B的系统框架图如下：
2、ZYNQ芯片
XCZU9EG芯片PS端具有四核ARM Cortex-A53处理器，速率高达1.5GHz，双核Cortex-R5处理器，速度高达600MHz， 以及Mali-400MP2 GPU，PL端资源DSP Slices 2520，计算性能达3.6Tops，片上存储BRAM高达32.1Mb。
XCZU9EG支持32 位或者64 位的DDR4，LPDDR4，DDR3,DDR3L, LPDDR3 存储芯片，在PS 端带有丰富的高速接口如PCIE Gen2, USB3.0, SATA 3.1, DisplayPort；同时另外也支持USB2.0，千兆以太网，SD/SDIO，I2C，CAN，UART，GPIO 等接口。PL 端内部含有丰 富的可编程逻辑单元，DSP和内部RAM。XCZU9EG芯片的总体框图下图所示
图 XCZU9EG芯片的总体框图
其中PS系统部分的主要参数如下：
- ARM 四核Cortex™-A53处理器，速度高达1.5GHz，每个CPU 32KB 1级指令和数据缓存，1MB 2级缓存 2个CPU共享。
- ARM 双核Cortex-R5处理器，速度高达600MHz，每个CPU 32KB 1级指令和数据缓存，及128K紧耦合内存。
- 外部存储接口，支持32/64bit DDR4/3/3L、LPDDR4/3接口。
- 静态存储接口，支持NAND, 2xQuad-SPI FLASH。
- 高速连接接口，支持PCIe Gen2 x4, 2xUSB3.0, Sata 3.1, DisplayPort, 4x Tri-mode Gigabit Ethernet。
- 普通连接接口：2xUSB2.0, 2x SD/SDIO, 2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO。
- 电源管理：支持Full/Low/PL/Battery四部分电源的划分。
- 加密算法：支持RSA, AES 和SHA。
- 系统监控：10 位1Mbps 的AD 采样，用于温度和电压的检测。 其中PL 逻辑部分的主要参数如下：
- 逻辑单元Logic Cells：599K；
- 触发器(flip-flops) : 548K；
- 查找表LUTs : 274K；
- Block RAM：32.1Mb；
- 时钟管理单元（CMTs）: 4 XCZU9EG-L2FFVB1156E芯片的速度等级为-L2，工业级，封装为FFVB1156。
更多信息请参考xilinx官方网站：https://www.xilinx.com/products/silicon-devices/soc/zynq-ultrascale-mpsoc.html
3、DDR4_DRAM
XCZU9EG板上PS端配有4片Micron(镁光）的1GB的DDR4芯片,型号为MT40A512M16LY-062EIT,组成64位数据总线带宽和4GB的容量。PS端的DDR4 SDRAM的最高运行速度可达1200MHz(数据速率2400Mbps)。DDR4 SDRAM的具体配置如下所示。
| 位号 | 芯片型号 | 容量 | 厂家 |
|---|---|---|---|
| U19、U20、U57、U58 | MT40A512M16LY-062EIT | 512M × 16bit | Micron |
PS端DDR4 SDRAM引脚分配：
| ZYNQ Pin Name | Net Name | Number |
|---|---|---|
| PS_DDR_A0 | PS_DDR4_A0 | AP29 |
| PS_DDR_A1 | PS_DDR4_A1 | AP30 |
| PS_DDR_A2 | PS_DDR4_A2 | AP26 |
| PS_DDR_A3 | PS_DDR4_A3 | AP27 |
| PS_DDR_A4 | PS_DDR4_A4 | AP25 |
| PS_DDR_A5 | PS_DDR4_A5 | AN24 |
| PS_DDR_A6 | PS_DDR4_A6 | AM29 |
| PS_DDR_A7 | PS_DDR4_A7 | AM28 |
| PS_DDR_A8 | PS_DDR4_A8 | AM26 |
| PS_DDR_A9 | PS_DDR4_A9 | AM25 |
| PS_DDR_A10 | PS_DDR4_A10 | AL28 |
| PS_DDR_A11 | PS_DDR4_A11 | AK27 |
| PS_DDR_A12 | PS_DDR4_A12 | AJ25 |
| PS_DDR_A13 | PS_DDR4_A13 | AL25 |
| PS_DDR_A14 | PS_DDR4_A14 | AK25 |
| PS_DDR_A15 | PS_DDR4_A15 | AK24 |
| PS_DDR_A16 | PS_DDR4_A16 | AM24 |
| PS_DDR_ACT_N | PS_DDR4_ACT_N | AG25 |
| PS_DDR_ALERT_N | PS_DDR4_ALERT_N | AF22 |
| PS_DDR_BA0 | PS_DDR4_BA0 | AH26 |
| PS_DDR_BA1 | PS_DDR4_BA1 | AG26 |
| PS_DDR_BG0 | PS_DDR4_BG0 | AK28 |
| PS_DDR_CK0 | PS_DDR4_CK0 | AN26 |
| PS_DDR_CK_N0 | PS_DDR4_CK_N0 | AN27 |
| PS_DDR_CKE0 | PS_DDR4_CKE0 | AN29 |
| PS_DDR_CS_N0 | PS_DDR4_CS_N0 | AN28 |
| PS_DDR_DM0 | PS_DDR4_DM0 | AN17 |
| PS_DDR_DM1 | PS_DDR4_DM1 | AM21 |
| PS_DDR_DM2 | PS_DDR4_DM2 | AK19 |
| PS_DDR_DM3 | PS_DDR4_DM3 | AH24 |
| PS_DDR_DM4 | PS_DDR4_DM4 | AH31 |
| PS_DDR_DM5 | PS_DDR4_DM5 | AE30 |
| PS_DDR_DM6 | PS_DDR4_DM6 | AJ31 |
| PS_DDR_DM7 | PS_DDR4_DM7 | AE34 |
| PS_DDR_DQ0 | PS_DDR4_DQ0 | AP20 |
| PS_DDR_DQ1 | PS_DDR4_DQ1 | AP18 |
| PS_DDR_DQ2 | PS_DDR4_DQ2 | AP19 |
| PS_DDR_DQ3 | PS_DDR4_DQ3 | AP17 |
| PS_DDR_DQ4 | PS_DDR4_DQ4 | AM20 |
| PS_DDR_DQ5 | PS_DDR4_DQ5 | AM19 |
| PS_DDR_DQ6 | PS_DDR4_DQ6 | AM18 |
| PS_DDR_DQ7 | PS_DDR4_DQ7 | AL18 |
| PS_DDR_DQ8 | PS_DDR4_DQ8 | AP22 |
| PS_DDR_DQ9 | PS_DDR4_DQ9 | AP21 |
| PS_DDR_DQ10 | PS_DDR4_DQ10 | AP24 |
| PS_DDR_DQ11 | PS_DDR4_DQ11 | AN23 |
| PS_DDR_DQ12 | PS_DDR4_DQ12 | AL21 |
| PS_DDR_DQ13 | PS_DDR4_DQ13 | AL22 |
| PS_DDR_DQ14 | PS_DDR4_DQ14 | AM23 |
| PS_DDR_DQ15 | PS_DDR4_DQ15 | AL23 |
| PS_DDR_DQ16 | PS_DDR4_DQ16 | AL20 |
| PS_DDR_DQ17 | PS_DDR4_DQ17 | AK20 |
| PS_DDR_DQ18 | PS_DDR4_DQ18 | AJ20 |
| PS_DDR_DQ19 | PS_DDR4_DQ19 | AK18 |
| PS_DDR_DQ20 | PS_DDR4_DQ20 | AG20 |
| PS_DDR_DQ21 | PS_DDR4_DQ21 | AH18 |
| PS_DDR_DQ22 | PS_DDR4_DQ22 | AG19 |
| PS_DDR_DQ23 | PS_DDR4_DQ23 | AG18 |
| PS_DDR_DQ24 | PS_DDR4_DQ24 | AG21 |
| PS_DDR_DQ25 | PS_DDR4_DQ25 | AH21 |
| PS_DDR_DQ26 | PS_DDR4_DQ26 | AG24 |
| PS_DDR_DQ27 | PS_DDR4_DQ27 | AG23 |
| PS_DDR_DQ28 | PS_DDR4_DQ28 | AK22 |
| PS_DDR_DQ29 | PS_DDR4_DQ29 | AJ21 |
| PS_DDR_DQ30 | PS_DDR4_DQ30 | AJ22 |
| PS_DDR_DQ31 | PS_DDR4_DQ31 | AK23 |
| PS_DDR_DQ32 | PS_DDR4_DQ32 | AG31 |
| PS_DDR_DQ33 | PS_DDR4_DQ33 | AG30 |
| PS_DDR_DQ34 | PS_DDR4_DQ34 | AG29 |
| PS_DDR_DQ35 | PS_DDR4_DQ35 | AG28 |
| PS_DDR_DQ36 | PS_DDR4_DQ36 | AJ30 |
| PS_DDR_DQ37 | PS_DDR4_DQ37 | AK29 |
| PS_DDR_DQ38 | PS_DDR4_DQ38 | AK30 |
| PS_DDR_DQ39 | PS_DDR4_DQ39 | AJ29 |
| PS_DDR_DQ40 | PS_DDR4_DQ40 | AE27 |
| PS_DDR_DQ41 | PS_DDR4_DQ41 | AF28 |
| PS_DDR_DQ42 | PS_DDR4_DQ42 | AF30 |
| PS_DDR_DQ43 | PS_DDR4_DQ43 | AF31 |
| PS_DDR_DQ44 | PS_DDR4_DQ44 | AD28 |
| PS_DDR_DQ45 | PS_DDR4_DQ45 | AD27 |
| PS_DDR_DQ46 | PS_DDR4_DQ46 | AD29 |
| PS_DDR_DQ47 | PS_DDR4_DQ47 | AD30 |
| PS_DDR_DQ48 | PS_DDR4_DQ48 | AH33 |
| PS_DDR_DQ49 | PS_DDR4_DQ49 | AJ34 |
| PS_DDR_DQ50 | PS_DDR4_DQ50 | AH34 |
| PS_DDR_DQ51 | PS_DDR4_DQ51 | AH32 |
| PS_DDR_DQ52 | PS_DDR4_DQ52 | AK34 |
| PS_DDR_DQ53 | PS_DDR4_DQ53 | AK33 |
| PS_DDR_DQ54 | PS_DDR4_DQ54 | AL32 |
| PS_DDR_DQ55 | PS_DDR4_DQ55 | AL31 |
| PS_DDR_DQ56 | PS_DDR4_DQ56 | AG33 |
| PS_DDR_DQ57 | PS_DDR4_DQ57 | AG34 |
| PS_DDR_DQ58 | PS_DDR4_DQ58 | AF32 |
| PS_DDR_DQ59 | PS_DDR4_DQ59 | AF33 |
| PS_DDR_DQ60 | PS_DDR4_DQ60 | AD31 |
| PS_DDR_DQ61 | PS_DDR4_DQ61 | AD32 |
| PS_DDR_DQ62 | PS_DDR4_DQ62 | AD34 |
| PS_DDR_DQ63 | PS_DDR4_DQ63 | AD33 |
| PS_DDR_DQS_N0 | PS_DDR4_DQS_N0 | AN19 |
| PS_DDR_DQS_N1 | PS_DDR4_DQS_N1 | AN22 |
| PS_DDR_DQS_N2 | PS_DDR4_DQS_N2 | AJ19 |
| PS_DDR_DQS_N3 | PS_DDR4_DQS_N3 | AH23 |
| PS_DDR_DQS_N4 | PS_DDR4_DQS_N4 | AH29 |
| PS_DDR_DQS_N5 | PS_DDR4_DQS_N5 | AE29 |
| PS_DDR_DQS_N6 | PS_DDR4_DQS_N6 | AK32 |
| PS_DDR_DQS_N7 | PS_DDR4_DQS_N7 | AE33 |
| PS_DDR_DQS_P0 | PS_DDR4_DQS_P0 | AN18 |
| PS_DDR_DQS_P1 | PS_DDR4_DQS_P1 | AN21 |
| PS_DDR_DQS_P2 | PS_DDR4_DQS_P2 | AH19 |
| PS_DDR_DQS_P3 | PS_DDR4_DQS_P3 | AH22 |
| PS_DDR_DQS_P4 | PS_DDR4_DQS_P4 | AH28 |
| PS_DDR_DQS_P5 | PS_DDR4_DQS_P5 | AE28 |
| PS_DDR_DQS_P6 | PS_DDR4_DQS_P6 | AJ32 |
| PS_DDR_DQS_P7 | PS_DDR4_DQS_P7 | AE32 |
| PS_DDR_ODT0 | PS_DDR4_ODT0 | AM30 |
| PS_DDR_PARITY | PS_DDR4_PARITY | AF20 |
| PS_DDR_RAM_RST_N | PS_DDR4_RAM_RST_N | AF21 |
4、eMMC_Flash
FZ9B配有一片容量为8GB的eMMC FLASH芯片。型号为MTFC8GAKAJCN-4M IT，eMMC FLASH连接到ZYNQ UltraScale+的PS部分BANK500的PSMIO口上
引脚分配如下：
| ZYNQ Pin Name | Net Name | Number |
|---|---|---|
| PS_MIO13 | SD0_SDIO0_DATA_OUT0 | AK17 |
| PS_MIO14 | SD0_SDIO0_DATA_OUT1 | AL16 |
| PS_MIO15 | SD0_SDIO0_DATA_OUT2 | AN16 |
| PS_MIO16 | SD0_SDIO0_DATA_OUT3 | AM16 |
| PS_MIO17 | SD0_SDIO0_DATA_OUT4 | AP16 |
| PS_MIO18 | SD0_SDIO0_DATA_OUT5 | AE18 |
| PS_MIO19 | SD0_SDIO0_DATA_OUT6 | AL17 |
| PS_MIO20 | SD0_SDIO0_DATA_OUT7 | AD18 |
| PS_MIO21 | SD0_SDIO0_CMD_OUT | AF18 |
| PS_MIO22 | SD0_SDIO0_CLK_OUT | AD20 |
| PS_MIO23 | SD0_SDIO0_RESET_B | AD19 |
5、QSPI_Flash
FZ9B配有2片128MB大小的Quad-SPI FLASH芯片，型号为MT25QU01GBBB8ESF-0SIT TR。QSPI FLASH连接到ZYNQ芯片的PS部分BANK500的GPIO口上，引脚分配如下：
| ZYNQ Pin Name | Net Name | Number |
|---|---|---|
| PS_MIO0 | QSPI_LWR_CLK | AF16 |
| PS_MIO1 | QSPI_LWR_DQ1 | AJ16 |
| PS_MIO2 | QSPI_LWR_DQ2 | AD16 |
| PS_MIO3 | QSPI_LWR_DQ3 | AG16 |
| PS_MIO4 | QSPI_LWR_DQ0 | AH16 |
| PS_MIO5 | QSPI_LWR_CS_B | AM15 |
| PS_MIO7 | QSPI_UPR_CS_B | AD17 |
| PS_MIO8 | QSPI_UPR_DQ0 | AE17 |
| PS_MIO9 | QSPI_UPR_DQ1 | AP15 |
| PS_MIO10 | QSPI_UPR_DQ2 | AH17 |
| PS_MIO11 | QSPI_UPR_DQ3 | AF17 |
| PS_MIO12 | QSPI_UPR_CLK | AJ17 |
6、EEPROM
FZ9B开发板板载了一片EEPROM，型号为M24C08-R。EEPROM的I2C信号连接的PS端的MIO口上。引脚分配如下：
| ZYNQ Pin Name | Net Name | Number |
|---|---|---|
| PS_MIO33 | I2C1_SDA_1V8 | H23 |
| PS_MIO32 | I2C1_SCL_1V8 | H22 |
7、USB接口
FZ9B板上有2个USB接口（包含一个USB2.0和一个USB3.0），接口为HOST工作模式(Type A)。USB2.0通过ULPI接口连接外部的USB PHY芯片和USB2.0 HUB芯片，实现高速的USB3.0和USB2.0的数据通信。
USB 2.0引脚分配如下：
| ZYNQ Pin Name | Net Name | Number |
|---|---|---|
| PS_MIO52 | USB0_TX_CLK_IN | F22 |
| PS_MIO53 | USB0_DIR | E23 |
| PS_MIO54 | USB0_TX_DATA2 | F23 |
| PS_MIO55 | USB0_NXT | B23 |
| PS_MIO56 | USB0_TX_DATA0 | C23 |
| PS_MIO57 | USB0_TX_DATA1 | A23 |
| PS_MIO58 | USB0_STP | G23 |
| PS_MIO59 | USB0_TX_DATA3 | B24 |
| PS_MIO60 | USB0_TX_DATA4 | E24 |
| PS_MIO61 | USB0_TX_DATA5 | C24 |
| PS_MIO62 | USB0_TX_DATA6 | G24 |
| PS_MIO63 | USB0_TX_DATA7 | D24 |
USB 3.0引脚分配如下：
| ZYNQ Pin Name | Net Name | Number |
|---|---|---|
| PS_MGTREFCLK2N_505 | MGTR_USB3.0_CLK_26MHZ_N | U28 |
| PS_MGTREFCLK2P_505 | MGTR_USB3.0_CLK_26MHZ_P | U27 |
| PS_MGTRRXN2_505 | USB0_SSRX_N | Y34 |
| PS_MGTRRXP2_505 | USB0_SSRX_P | Y33 |
| PS_MGTRTXN2_505 | USB0_SSTX_N_R | W32 |
| PS_MGTRTXP2_505 | USB0_SSTX_P_R | W31 |
8、以太网接口
FZ9B上有1路千兆以太网接口，以太网接口是通过PHY芯片连接的PS的BANK502上。PHY芯片采用TI公司的DP83867IRPAP以太网PHY芯片。
引脚分配如下：
| ZYNQ Pin Name | Net Name | Number |
|---|---|---|
| PS_MIO64 | RGMII_TX_CLK | A25 |
| PS_MIO65 | RGMII_TXD0 | A26 |
| PS_MIO66 | RGMII_TXD1 | A27 |
| PS_MIO67 | RGMII_TXD2 | B25 |
| PS_MIO68 | RGMII_TXD3 | B26 |
| PS_MIO69 | RGMII_TX_CTL | B27 |
| PS_MIO70 | RGMII_RX_CLK | C26 |
| PS_MIO71 | RGMII_RXD0 | C27 |
| PS_MIO72 | RGMII_RXD1 | E25 |
| PS_MIO73 | RGMII_RXD2 | H24 |
| PS_MIO74 | RGMII_RXD3 | G25 |
| PS_MIO75 | RGMII_RX_CTL | D25 |
| PS_MIO76 | GEM_MDC | H25 |
| PS_MIO77 | GEM_MDIO | F25 |
9、DP视频输出口
FZ9B带有1路DisplayPort输出显示接口，用于视频图像的显示，最高支持4K x 2K@30Fps输出。ZU9EG PS MGT的LANE0和LANE1的TX信号以差分信号方式连接到DP连接器。DisplayPort辅助通道连接到PS的MIO管脚上。
引脚分配如下：
| ZYNQ Pin Name | Net Name | Number | Remarks |
|---|---|---|---|
| PS_MGTREFCLK0N_505 | MGTR_REF_CLK_27M_DP_N | AA28 | DP参考时钟负 |
| PS_MGTREFCLK0P_505 | MGTR_REF_CLK_27M_DP_P | AA27 | DP参考时钟正 |
| PS_MGTRTXN0_505 | MGT0_DP_TX_N | AB30 | DP数据低位发送负 |
| PS_MGTRTXN1_505 | MGT1_DP_TX_N | Y30 | DP数据高位发送负 |
| PS_MGTRTXP0_505 | MGT0_DP_TX_P | AB29 | DP数据低位发送正 |
| PS_MGTRTXP1_505 | MGT1_DP_TX_P | Y29 | DP数据高位发送正 |
| PS_MIO34 | DP_AUX_OUT | L22 | DP辅助数据输出 |
| PS_MIO35 | DP_HPD | P22 | DP插入信号检测 |
| PS_MIO36 | DP_OE | K23 | DP辅助数据输出使能 |
| PS_MIO37 | DP_AUX_IN | N22 | DP辅助数据输入 |
10、MIPI_CSI接口
FZ9B上有1路MIPI接口，用于连接MIPI摄像头。MIPI的差分信号连接到BANK65的HP IO上，电平标准为+1.2V；MIPI的控制信号连接到BANK66上，电平标准为+1.8V，MIPI连接器为翻盖式，pin间距为0.3mm的FPC连接器。
MIPI camera接口原理图如下：
| No | Net Name | ZYNQ Pin Name | ZYNQ Number | Remarks |
|---|---|---|---|---|
| 1 | MIPI_CSI_DAT3P | IO_L11P_T1U_N8_GC_651 | AF6 | MIPI数据3信号P |
| 2 | MIPI_CSI_DAT3N | IO_L11N_T1U_N9_GC_65 | AG6 | MIPI数据3信号N |
| 3 | GND | GND | ||
| 4 | MIPI_CSI_DAT2P | IO_L10P_T1U_N6_QBC_AD4P_65 | AE8 | MIPI数据2信号P |
| 5 | MIPI_CSI_DAT2N | IO_L10N_T1U_N7_QBC_AD4N_65 | AF8 | MIPI数据2信号N |
| 6 | GND | GND | ||
| 7 | MIPI_CSI_DAT1P | IO_L9P_T1L_N4_AD12P_65 | AD7 | MIPI数据1信号P |
| 8 | MIPI_CSI_DAT1N | IO_L9N_T1L_N5_AD12N_65 | AD6 | MIPI数据1信号N |
| 9 | GND | GND | ||
| 10 | MIPI_CSI_DAT0P | IO_L8P_T1L_N2_AD5P_65 | AG8 | MIPI数据0信号P |
| 11 | MIPI_CSI_DAT0N | IO_L8N_T1L_N3_AD5N_65 | AH8 | MIPI数据0信号N |
| 12 | GND | GND | ||
| 13 | MIPI_CSI_CLKP | IO_L7P_T1L_N0_QBC_AD13P_65 | AH7 | MIPI时钟信号P |
| 14 | MIPI_CSI_CLKN | IO_L7N_T1L_N1_QBC_AD13N_65 | AH6 | MIPI时钟信号N |
| 15 | GND | GND | ||
| 16 | CAM_MCLK | IO_L11P_T1U_N8_GC_66 | Y8 | 时钟信号 |
| 17 | GND | GND | ||
| 18 | MIPI_IOVDD_1V8 | +1.8V电源 | ||
| 19 | MIPI_DVDD_1V2 | +1.2V电源 | ||
| 20 | CAM_I2C_SCL | IO_L7P_T1L_N0_QBC_AD13P_66 | AC7 | I2C时钟信号 |
| 21 | CAM_I2C_SDA | IO_L6N_T0U_N11_AD6N_66 | Y9 | I2C数据信号 |
| 22 | CAM_RST# | IO_L8P_T1L_N2_AD5P_66 | AB8 | RESET信号 |
| 23 | CAM_PWDN# | IO_L9P_T1L_N4_AD12P_66 | W7 | PowerDown信号 |
| 24 | MIPI_AVDD_2V8 | +2.8V电源 | ||
| 25 | MIPI_AVDD_2V8 | +2.8V电源 | ||
| 26 | GND | GND | ||
| 27 | GND | GND |
11、BT1120接口
BT1120接口J20为32pin掀盖式FPC连接器，pin pitch 0.5mm，BT1120的信号连接到BANK67 HP IO上，电平标准是1.8V，然后通过电平转换芯片SN74AVC16T245DGVR将1.8V电平转换成3.3V，所以 BT1120连接器的data & clk 信号的电平为3.3V，需要外部接入的BT1120信号电平为3.3V。BT1120接口原理图如下：
| Name | Net Name | ZYNQ Pin Name | Number | Remarks |
|---|---|---|---|---|
| 1 | BT1120_DATA0 | IO_L23P_T3U_N8_67 | L13 | BT1120数据0 |
| 2 | BT1120_DATA1 | IO_L19P_T3L_N0_DBC_AD9P_67 | L16 | BT1120数据1 |
| 3 | BT1120_DATA2 | IO_L20P_T3L_N2_AD1P_67 | M15 | BT1120数据2 |
| 4 | BT1120_DATA3 | IO_L18P_T2U_N10_AD2P_67 | L12 | BT1120数据3 |
| 5 | BT1120_DATA4 | IO_L15P_T2L_N4_AD11P_67 | M10 | BT1120数据4 |
| 6 | BT1120_DATA5 | IO_L17P_T2U_N8_AD10P_67 | M11 | BT1120数据5 |
| 7 | BT1120_DATA6 | IO_L21P_T3L_N4_AD8P_67 | P12 | BT1120数据6 |
| 8 | BT1120_DATA7 | IO_L22P_T3U_N6_DBC_AD0P_67 | N13 | BT1120数据7 |
| 9 | BT1120_DATA8 | IO_L4P_T0U_N6_DBC_AD7P_67 | T12 | BT1120数据8 |
| 10 | BT1120_DATA9 | IO_L10P_T1U_N6_QBC_AD4P_67 | T7 | BT1120数据9 |
| 11 | BT1120_DATA10 | IO_L9P_T1L_N4_AD12P_67 | U9 | BT1120数据10 |
| 12 | BT1120_DATA11 | IO_L3P_T0L_N4_AD15P_67 | U10 | BT1120数据11 |
| 13 | BT1120_DATA12 | IO_L6P_T0U_N10_AD6P_67 | U11 | BT1120数据12 |
| 14 | BT1120_DATA13 | IO_L5P_T0U_N8_AD14P_67 | V12 | BT1120数据13 |
| 15 | BT1120_DATA14 | IO_L8P_T1L_N2_AD5P_67 | V6 | BT1120数据14 |
| 16 | BT1120_DATA15 | IO_L7P_T1L_N0_QBC_AD13P_67 | V8 | BT1120数据15 |
| 17 | GND | GND | ||
| 18 | BT1120_CLK | IO_L14P_T2L_N2_GC_67 | P10 | BT1120时钟 |
| 19 | GND | GND | ||
| 20 | GPIO_Z | 空 | ||
| 21 | GPIO_Y | PS_MIO29 | N21 | UART接收 |
| 22 | GPIO_X | PS_MIO28 | K22 | UART发送 |
| 23 | GND | GND | ||
| 24 | SPI0_SCLK_HS | PS_MIO38 | L23 | SPI时钟 |
| 25 | SPI0_MOSI_HS | SPI0_MOSI_FPGA | K24 | SPI输出 |
| 26 | SPI0_MISO_HS | SPI0_MISO_FPGA | M24 | SPI输入 |
| 27 | SPI0_CS_HS | SPI0_CS_FPGA | J24 | SPI片选 |
| 28 | GND | GND | ||
| 29 | VCC_12V0 | +12V电源 | ||
| 30 | VCC_12V0 | +12V电源 | ||
| 31 | VCC_12V0 | +12V电源 | ||
| 32 | VCC_12V0 | +12V电源 | ||
| 33 | GND | GND | ||
| 34 | GND | GND |
12、SD卡
FZ9B板包含了一个Micro SD卡接口 J5，支持系统从SD卡启动，SDIO信号与ZU9EG的PS BANK501的IO信号相连。
引脚分配如下：
| ZYNQ Name | Net Name | Number |
|---|---|---|
| PS_MIO45 | PS_SD1_DETECT#_R | P24 |
| PS_MIO46 | PS_SD1_DAT0_R | J25 |
| PS_MIO47 | PS_SD1_DAT1_R | L25 |
| PS_MIO48 | PS_SD1_DAT2_R | M25 |
| PS_MIO49 | PS_SD1_DAT3_R | K25 |
| PS_MIO50 | PS_SD1_CMD_R | P25 |
| PS_MIO51 | PS_SD1_CLK_R | N25 |
13、USB_Uart接口
FZ9B PowerBoard板上配备了一个Uart转USB接口 J8，用于系统调试。串口信号使用Bank 501的MIO口，转换芯片采用Silicon Labs CP2102的USB-UART芯片, USB接口采用Micro USB接口，可以用一根USB线将它连接到上PC的USB口进行串口数据通信。
引脚分配如下：
| ZYNQ Name | Net Name | Number |
|---|---|---|
| PS_MIO26 | PS_UART0_RXD | P21 |
| PS_MIO27 | PS_UART0_TXD | M21 |
14、JTAG调试接口
在FZ9B板上预留了一个6pin的JTAG接口 J7，连接器是pin间距为1.25mm，用于下载ZYNQ UltraScale+程序或者固化程序到FLASH。JTAG接口原理图如下：
JTAG的管脚定义如下图所示：
15、预留串口
UART接口 J19 为3pin直插式连接器，pin pitch为1.25mm，在主板端UART 信号的电平为3.3V，所以需要外部接入的UART信号电平为3.3V。UART接口原理图如下：
引脚分配如下：
| ZYNQ Name | Net Name | Number |
|---|---|---|
| PS_MIO28 | UART1_TXD_FPGA | N21 |
| PS_MIO29 | UART1_RXD_FPGA | K22 |
16、预留USB&SDIO接口
SDIO&USB接口J21为12pin掀盖式FPC连接器，pin pitch为0.5mm，在主板端SDIO信号电平为1.8V，USB信号为3.3V，所以需要外部接入的SDIO信号电平为1.8V，USB信号电平为3.3V，默认未连接USBHUB_DM1 & USBHUB_DP1连接到DB板的USB2.0接口。SDIO&USB接口原理图如下：
引脚分配如下：
| ZYNQ Bank 66 Name | Net Name | Number |
|---|---|---|
| IO_L1P_T0L_N0_DBC_66 | HS_SDIO_CLK | AC12 |
| IO_L2N_T0L_N3_66 | HS_SDIO_CMD | AB10 |
| IO_L2P_T0L_N2_66 | HS_SDIO_DET# | AB11 |
| IO_L3N_T0L_N5_AD15N_66 | HS_SDIO_DAT2 | AA10 |
| IO_L3P_T0L_N4_AD15P_66 | HS_SDIO_DAT3 | AA11 |
| IO_L4N_T0U_N7_DBC_AD7N_66 | HS_SDIO_DAT0 | AC9 |
| IO_L4P_T0U_N6_DBC_AD7P_66 | HS_SDIO_DAT1 | AB9 |
17、拨码开关
启动模式配置
FZ9B开发平台支持四种启动模式，启动模式有SW3拨码开关控制，这四种启动模式分别是JTAG调试模式,QSPI FLASH启动模式、eMMC启动模式、SD卡启动模式，系统默认SD卡启动模式。FPGA芯片上电后会检测响应MIO口的电平来决定那种启动模式。用户可以通过核心板上的拨码开关SW3来选择不同的启动模式。SW3启动模式配置如下表所示。
18、复位按键
FZ9B带有硬重启功能，SW4是系统ps端的reset按键，控制PS_SRST_B信号，按键原理图如下：
19、风扇接口
风扇接口 J1 通过5V供电，通过FAN_SIG_OUT信号检测风扇状态，FAN_CNTRL信号控制转速，控制的IO的Bank为Bank 44
引脚分配如下：
| ZYNQ Bank 44 Name | Net Name | Number |
|---|---|---|
| IO_L5N_HDGC_AD7N_44 | FAN_PWM | AK14 |
| IO_L6P_HDGC_AD6P_44 | FAN_SIGNAL | AK13 |
20、电源口
FZ9B的电源 J14 输入电压为DC12V，电流3A的适配器。电源接口的方向如下图所示，使用中正负极不要插反，尽量使用我们提供的电源适配器。
21、LED灯
FZ9B的DB板边有1个红色LED灯(LED5)为电源灯，和板上4个配置LED灯（LED1,LED2,LED3,LED4）,LED1为PL端的用户指示灯，接在Bank 44上，LED2、LED3、LED4为系统状态灯，具体引脚配置如下：
| LED | Color | ZYNQ PIN Name | Net Name | Number |
|---|---|---|---|---|
| LED1 | Green | IO_L2N_AD10N_44 | System_status_indicator | AN13 |
| LED2 | Green | PS_DONE | PS_DONE | W21 |
| LED3 | Red | PS_ERROR_OUT | PS_ERR_OUT | T21 |
| LED4 | Red | PS_ERROR_STATUS | PS_ERR_STATUS | R21 |
22、结构尺寸图
FZ9B板卡尺寸为120mmx80mmx31mm，PCB采用多层板设计。板子四周有4个螺丝定位孔，可以用于固定板卡，定位孔的孔径为3.5mm(直径)。
整体尺寸图如下：
Main Board结构尺寸图：
Power Board结构尺寸图：